PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07-249770 (43)Date of publication of application: 26.09.1995

(51)Int.Cl.

H01L 29/78 H01L 21/316

(21)Application number: 06-067879 (22)Date of filing:

10.03.1994

(71)Applicant : TOSHIBA CORP


(72)Inventor: FUNATO NORIHIDE YONEDA TATSUO RABA YOSHIAKI

(54) SEMICONDUCTOR DEVICE AND ITS FABRICATION

(57)Abstract

PURPOSE: To obtain a vertical MOSFET in which fluctuation of threshold voltage is suppressed by composing a gate insulating film of a heat treated CVD insulating film and a thermal oxide film thereby reducing the charge being charged up at the gate insulating film.

CONSTITUTION: A drain region 11 is provided on the main surface of a semiconductor substrate 10 and a base region 12 is provided on the drain region 11, and then a source region 13 is provided on the surface of the base region. A gate insulating film 20 is then deposited on the inner wall face of a trench, and its periphery, penetrating the base region from the surface of the source region and reaching the drain region. A gate electrode G is then provided on the gate insulating film 20 composed of a thermal oxidation film 21 formed heat treating the surface of the semiconductor substrate 10 in oxidative atmosphere, and an annealed CVD insulating film 22 on the thermal oxidation film 21. Since the gate insulating film has stabilized electrical and mechanical characteristics, charge-up is suppressed.



LEGAL STATUS

Date of request for examination

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

識別記号

(51) Int.Cl.⁶

(12) 公開特許公報(A)

FΙ

庁内整理番号

(11)特許出顧公開番号 特閣平7-249770

(43)公開日 平成7年(1995)9月26日

技術表示簡所


H01L 29/78		
21/316	X 7352-4M	
		H01L 29/78 321 V
		審査請求 未請求 請求項の数4 FD (全 8 頁
(21) 出願番号	特膜平6-67879	(71)出版人 000003078
(22) 出版日	平成6年(1994)3月10日	株式会社東芝 神奈川県川崎市幸区堀川町72番地
		(72)発明者 船戸 紀秀
		神奈川県川崎市幸区小向東芝町1番地 式会社東芝多摩川工場内
		(72)発明者 米田 辰雄
		神奈川県川崎市幸区小向東芝町1番地 式会社東芝多摩川工場内
		(72)発明者 馬場 嘉朗
		神奈川県川崎市幸区小向東芝町1番地 式会社東芝多摩川工場内
		(74)代理人 弁理士 竹村 帯

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 ゲート絶縁膜にチャージアップされる電荷を 減少させ、しきい値電圧Vthの変動を抑えた縦型MOS FETを有する半導体装置及びその製造方法を提供す **

【構成】半単体基板10には、主面上のドレイン領域1 1と、この上のベース領域12と、ベース領域の表面領域のソース領域13と、ソース領域表面からベース領域 を責通し、ドレイン領域中にその底面が適するトレンチ 内壁面上及びこのトレンチ周辺に形成されたゲート絶縁 度20と、ゲート絶縁度上のゲート電極6とを備えてい る。ゲート絶縁度は、半導体重板の表面を酸化性雰囲気 で熟処理して形成した熟験化機 21及びこの熱酸性のアニルのよれたくVD絶縁度23次びこの熱酸性のアニルを持てい る。このゲート絶縁膜は電気的、機械的特性が安定してい る。このゲート絶縁膜は電気的、機械的特性が安定してい いると共に、チャージアップされる電奇の蓄積が低栄よる といるといるに、くVD絶縁度面に酸化度を置に酸化度ま り少ない。また、くVD絶縁度面に酸化度を置に酸化度な ことによってCVD 絶縁膜が熱酸化膜などを形成してア ニールされるので、このCVD 絶縁膜は均一にアニール 処理される。



【特許請求の範囲】

【請求項1】 第1導電型の半導体基板と、

前記半導体基板の第1の主面上に形成され、ドレイン領域として用いられる第1導電型の第1の半導体層と、

前記第1の半導体層上に形成され、ベース領域として用いられる第2導電型の第2の半導体層と、

前記第2の半導体層の表面領域に選択的に形成され、ソ ース領域として用いられる第1導電型の不純物拡散領域 と、

前記不純物批散領域表面からこの不純物拡散領域及び前 10 記第20半導体層を貫通し、前記第1の半導体層中にそ の底面が進するように形成されたトレンチの内壁面上及 びこのトレンチ周辺の前記不純物拡散領域上に形成され たゲート発機機と、

前記ゲート絶縁膜上に形成され、かつ、前記トレンチ内 及びトレンチ周辺に形成されたゲート電極と、

前記第2の半導体層上に形成され、少なくとも前記ソース領域に電気的に接続されたソース電極と、

前記半導体基板の第2の主面上に形成されたドレイン電 極とを備え、

前配ゲート絶縁膜は、前配トレンチ内を含む第2の半導 体層の衰退を酸化性雰囲気で熱処理して形成した熱酸化 膜及びこの熱酸化膜の上に形成された熱処理されたCV D絶縁膜から構成されていることを特徴とする半導体装 鑑。

[請求項2] 前記CVD絶縁膜は、シリコン窒化膜又はシリコン酸化膜であることを特徴とする請求項1に記載の半導体装置。

[請求項3] 半導体基板の第1の主面上にドレイン領域として用いられる第1導電型の第1の半導体層を形成 30

する工程と、 前記第1の半導体層上にベース領域として用いられる第

2 導電型の第2の半導体層を形成する工程と、 前記第2 の半導体層の表面領域にソース領域として用い られる第1 導電型の不純物拡散領域を選択的に形成する

工程と、

前記不純物拡散領域表面からこの不純物拡散領域及び前 記第2の半導体層を貫通し、前記第1の半導体層中にそ の底面が達するトレンチを形成する工程と、

前記トレンチの内壁面上及びこのトレンチ周辺の前記不 40 純物拡散領域上に第1の危機度である熱酸化域を酸化性 雰囲気中における熱処理により形成する工程と、前記 第1の絶縁膜の上に第2の絶縁膜であるCVD絶縁膜を 形成する工程と、前記第2の絶縁膜の上に第3の絶縁 膜である熟酸化膜を酸化性雰囲気中における熱処理によ り形成する工程と、

前配第3の絶縁膜を第2の絶縁膜の上から取り除く工程 と、 前配第2の絶縁膜上に、前記トレンチ内及びトレンチ周 辺にゲート電極を形成する工程と、 2 前配第2の半導体層上に、少なくとも前配ソース領域に 電気的に接続されたソース電極を形成する工程と、

前記半導体基板の第2の主面上にドレイン電極を形成する工程とを備え、

前記第1及び第2の絶縁襲とでゲート絶縁膜を構成し、 前記第2の絶縁膜は、前記第3の絶縁膜を製造する工程 における熱処理によってアニールされることを特徴とす る半導体装置の製造方法。

【請求項4】 半導体基板の第1の主面上にドレイン領 域として用いられる第1導電型の第1の半導体層を形成 する工程と、

前記第1の半導体層上にベース領域として用いられる第 2 導電型の第2の半導体層を形成する工程と、

前記第2の半導体層の表面領域にソース領域として用い られる第1導電型の不純物拡散領域を選択的に形成する T程と.

前記不純物拡散領域表面からこの不純物拡散領域及び前 記第2の半導体層を貫通し、前記第1の半導体層中にそ の底面が確するトレンチを形成する工程と、

前記トレンチの底面を含む内壁面上及びこのトレンチ周 辺の前記不純物拡散領域上に第1の絶縁膜である熱酸化 膜を酸化性雰囲気中における熱処理により形成する工程

前記第1の絶縁膜の上に第2の絶縁膜であるCVD絶縁 膜を形成する工程と、

前記第2の絶縁膜の上に第3の絶縁膜であるCVD酸化 膜を形成する工程と、

前記第3の絶縁膜を第2の絶縁膜の上から取り除く工程 と、

前記第2の絶縁膜上に、前記トレンチ内及びトレンチ周辺にゲート電極を形成する工程と、

前記第2の半導体層上に、少なくとも前記ソース領域に 電気的に接続されたソース電極を形成する工程と、

前記半導体基板の第2の主面上にドレイン電極を形成する工程とを備え、

前配第1及び第2の絶縁膜とでゲート絶縁膜を構成し、 前配第2の絶縁膜は、前配第3の絶縁膜を製造する工程 における熱処理によってアニールされることを特像とす る半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、縦型の絶縁ゲート型電 界効果トランジスタを有する半導体装置の断面U字状の トレンチ型ゲート構造に関するものである。

[0002]

【従来の技術】絶縁ゲート型電界効果トランジスタ(以 下、MOSFETという)は、微細加工技術の進歩によ り低オン抵抗化が進んでいる。とくに、低耐圧のMOS FETの低オン抵抗化が顕著であり、現在では、フォト レジストの創約から単位セルのサイズ編小に限界の見え

【0003】この半導体基板と第1及び第2の半導体層 とがエピタキシャルウェーハを構成している。マトリク 20 ス状に配置されたトレンチ14は、第2の半導体層12 の表面から第1の半導体層11の内部にまで形成されて おり、その幅は例えば1 µmであり、その深さは例えば 4 umである。ソース領域13は、第2の半導体層12 の表面領域に形成され、各トレンチ14の両側に沿って 配置されている。ソース領域13は、このトレンチ14 によってほぼ長方形の平面パターンを有する多数の単位 セルに分割されており、マトリクス状に規則正しく配置 されている。第2の半導体層12の表面には、トレンチ 14の内部にも形成されている複合ゲート絶縁膜15で 30 被覆されている。ゲート電極Gは、例えば、不純物がド ープされたポリシリコンからなり、トレンチ14内部に 埋め込まれ、複合ゲート絶縁膜15の上に形成されてい る。隣合うトレンチ14内のゲート電極相互は、連続的 に形成されている。複合ゲート絶縁膜15の最下層の第 1の絶縁膜151は、熱酸化により形成されたシリコン 酸化膜 (SiO2 膜) から構成されている。この上に第 2 の絶縁膜 1 5 2 であるシリコン窒化膜 (S i 3 N 4 膜) がCVD (Cemical Vapour Deposition) により形 成されている。さらに、この第2の絶縁膜152の上 に、第3の絶縁膜153が形成されている。この絶縁膜 はSiO2膜からなり、第2の絶縁膜と同じ様にCVD 法により形成されている。

【0004】ゲート電極G上、ソース領域18の戯出している表面上及びチャネル形成領域の第2の半導体層1 2の露出している表面上を優り様に、例えば、SiO2 膜などからなる絶縁膜17が形成されている。この絶縁 膜17のコンタクトホールを介してゲート電極Gに電気 的に接続されたゲート配線18が形成されている。同様 に、この絶縁膜17のコンタクトホールを介してソース 50

領域13にコンタクトしているA1などの金属からなる ソース魔態が形成されている。ソース魔態をは、ソース ス懐城13ともに第20中導体層12表面によ共通に コンタクトしている。これにより、基板領域・ソース領 域相互間が組織接続され、ドレイン領域・基板領域・ソース領域に害生するNPトランジスタによる影響を軽 減している。第1の半導体層11のドレイン領域に電気 的に接続されるA1などの金属からなるドレイン電板し は、半導体基板100裏面、即ち、第2の主面上に形成 されている。ソース電極5足びドレイン電極しは、各セ ルに対して一体的に設けられ、各セルのゲート電極6は ゲート配換18により共通に接続されているので、各セ ル仕、並列接続されているので、各セ ル仕、並列接後されている。

【0005]前記Nチャネル縦型MOSFETは、ソース電機をを接触し、ドレイン電機をD及がゲート電機GCト 正の電圧を印加する。この様な版バイアスの時にゲート電框を上げていくと、第20半導体層120ゲート電極 Gに対向するトレンチ140側面のチャネル領域がP型 からN型に反転して反転層とたり、ソース領域13から 反転層直下の第10半導体層11に電子が流れる。 [0006]

【発明が解決しようとする課題】前述のように、従来の 縦型MOSFETのゲート絶縁膜15は、トレンチ14 内面及びその周辺の半導体基板表面上に熟酸化膜 (Si O2 膜) 151、窒化膜 (Si3 N4 膜) 152及び酸 化膜(SiO2 膜) 153が積層された複合絶縁膜によ り構成されている(図10参照)。通常、この様な3層 の複合絶縁膜は、それぞれ酸化膜及び窒化膜の記号をと ってONO膜と称している。この酸化膜153は、図1 0のようにCVDで成長させる場合と第1の絶縁膜15 1と間じ様に熟酸化により形成することができる。この ゲート絶縁膜15はトレンチ14の内壁面にのみ形成さ れるのではなく、そのトレンチ閉口部周辺にも形成され る。この部分特にトレンチ14の部分を中心にした領域 Rを拡大して図11に示す。この図に示す様に肩の部分 の熱酸化膜151は、他の部分に比較して薄くなってい る。そのため、ゲート絶縁膜を熱酸化膜だけで構成する 場合にはこの薄い部分が原因でゲート耐圧が悪くなる。 その結果、通常は熱酸化膜151の上に比較的均一に形 成される方法であるCVDによってシリコン窒化膜(S i3 N4 膜) 152を形成する。しかし、CVD法によ る窒化膜は、膜表面にピンホールが形成されることが多 いので、見掛け上の誘電率が変わって電気特性が劣化し たり、機械的強度が低下する。

【0007】このピンホールを補正するため、例えば、 再酸化を行ってシリコン酸化膜153を形成している。 このシリコン酸化膜153は、その形成時の熱によって 蜜化膜152を構成する少なくとも表面領域の結晶粒子 が部分的に融着してピンホールが消滅する。ところで、 トレンチの用節の熟酸化膜が着くなる原因を図12に示 す酸化物が形成される機構に求めることができる。酸化 性雰囲気で第2の半導体層12のシリコン半導体表面を 加熱すると、酸素原子が半導体表面からその内部に入り 込み、表面に酸化シリコンが形成される(図12 (a))。このとき、加熱が進むに連れて酸化シリコン 層は、半導体層12内部へ入り込むが、その肩部は、酸 化が進まず肩部の断面形状が次第に尖鋭化してくる(図 12 (b))。したがって、この部分の厚みを十分にす るためには、他の部分はさらに厚くしなければならな い。ゲートのチャネル部の絶縁膜が厚くなり過ぎると、 低電圧駆動ができなくなるために、余り厚くすることは できない。この様に、縦型MOSFETは、ゲート絶縁 膜にONO膜などの複合膜を用いているのが現状である が、このような誘電率の異なる複合絶縁膜に電流が流れ ると、複合膜の各絶縁膜中の電流平衡が成立するように 界面に電荷がチャージアップされることが知られてい る。これは、複合ゲート絶縁膜に電荷が蓄えられること であり、MOSFETのしきい値電圧Vthがゲート絶縁 膜中のリーク電流によって変動することを意味してい る。しきい値電圧Vthの変動は、特性や信頼性の面で重 大な問題となる。本発明は、この様な事情によりなされ たものであり、ゲート絶縁膜にチャージアップされる電 荷を減少させ、しきい値電圧Vthの変動を抑えた縦型M OSFETを有する半導体装置及びその製造方法を提供 することを目的にしている。

[0008]

【課題を解決するための手段】本発明の半導体装置は、 第1 導電型の半導体基板と、前配半導体基板の第1の主 面上に形成され、ドレイン領域として用いられる第1導 電型の第1の半導体層と、前記第1の半導体層上に形成 30 され、ベース領域として用いられる第2導電型の第2の 半導体層と、前記第2の半導体層の表面領域に選択的に 形成され、ソース領域として用いられる第1導電型の不 純物拡散領域と、前記不純物拡散領域表面からこの不純 物拡散領域及び前配第2の半導体層を貫通し、前配第1 の半導体層中にその底面が達するように形成されたトレ ンチの内壁面上及びこのトレンチ周辺の前記不純物拡散 領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜 上に形成され、かつ、前記トレンチ内およびトレンチ周 辺に形成されたゲート電極と、前記第2の半導体層上に 40 形成され、少なくとも前記ソース領域に電気的に接続さ れたソース電極と、前記半導体基板の第2の主面上に形 成されたドレイン電極とを備え、前記ゲート絶縁膜は、 トレンチ内を含む第2の半導体層の表面を酸化性雰囲気 で熱処理して形成した熱酸化膜及びこの熱酸化膜の上に 形成された熱処理されたCVD絶縁膜から構成されてい ることを特徴としている。前記CVD絶縁膜は、シリコ ン窒化膜又はシリコン酸化膜を用いても良い。

【0009】本発明の半導体装置の製造方法は、半導体 基板の第1の主面上にドレイン領域として用いられる第 50

1 導電型の第1の半導体層を形成する工程と、前記第1 の半導体層上にベース領域として用いられる第2導電型 の第2の半導体層を形成する工程と、前記第2の半導体 層の表面領域にソース領域として用いられる第1導電型 の不締物拡散循域を選択的に形成する工程と、前記不純 物拡散領域表面からこの不純物拡散領域及び前記第2の 半導体層を貫通し、前記第1の半導体層中にその底面が 達するトレンチを形成する工程と、前記トレンチの内壁 面上及びこのトレンチ周辺の前記不純物拡散領域上に第 1の絶縁膜である熱酸化膜を酸化性雰囲気中における熱 処理により形成する工程と、前記第1の絶縁膜の上に第 2の絶縁膜であるCVD絶縁膜を形成する工程と、前記 第2の絶縁膜の上に第3の絶縁膜である熱酸化膜を酸化 性雰囲気中における熱処理により形成する工程と、前記 第3の絶縁膜を第2の絶縁膜の上から取り除く工程と、 前記第2の絶縁膜上に、前記トレンチ内及びトレンチ周 辺にゲート電極を形成する工程と、前記第2の半導体層 上に、少なくとも前記ソース領域に電気的に接続された ソース 電極を形成する工程と、前記半導体基板の第2の 主面上にドレイン電極を形成する工程とを備え、前記第 1及び第2の絶縁膜とでゲート絶縁膜を構成し、前記第 2の絶綴簿は前配第3の絶縁簿を製造する工程における 熟処理によってアニールされることを第1の特徴として いる。

6

【0010】また、半導体基板の第1の主面上にドレイ ン領域として用いられる第1道電型の第1の半導体層を 形成する工程と、前記第1の半導体層上にベース領域と して用いられる第2導電型の第2の半導体層を形成する 工程と、前記第2の半導体層の表面領域にソース領域と して用いられる第1導電型の不純物拡散領域を選択的に 形成する工程と、前記不純物拡散領域表面からこの不純 物拡散領域及び前記第2の半導体層を貫通し、前記第1 の半導体層中にその底面が達するトレンチを形成する工 程と、前記トレンチの底面を含む内壁面上およびこのト レンチ周辺の前記不純物拡散領域上に第1の絶縁膜であ る熱酸化障を酸化性雰囲気中における熱処理により形成 する工程と、前記第1の絶縁膜の上に第2の絶縁膜であ るCVD絶縁膜を形成する工程と、前記第2の絶縁膜の 上に第3の絶縁膜であるCVD酸化膜を形成する工程 と、前記第3の絶縁膜を第2の絶縁膜の上から取り除く 工程と、前記第2の絶縁膜上に、前記トレンチ内及びト レンチ周辺にゲート電極を形成する工程と、前記第2の 半導体層上に、少なくとも前記ソース領域に電気的に接 続されたソース電極を形成する工程と、前記半導体基板 の第2の主面上にドレイン電極を形成する工程とを備 え、前記第1及び第2の絶縁購とでゲート絶縁陣を構成 し、前記第2の絶縁膜は、前記第3の絶縁膜を製造する 工程における熱処理によってアニールされることを第2 の特徴としている。

[0011]

【作用】ゲート絶縁填は、熱処理されたCVD絶縁膜と 熱酸化膜から構成されているので、電気的、機械的特性 妨安定していると共に、テャージアップされる電荷の蓄 積が従来より少ない。また、前記CVD絶縁膜表面に酸 化膜を成長させることによってCVD絶縁膜が熱処理さ れるので、このCVD絶縁膜は、均一にアニールされ る。

[0012]

【実施例】以下、図面を参照して本発明の実施例を説明 する。まず、図1及至図3により本発明の実施例を説明 10 する。図1は、表面の配線部分を省略した半導体基板の 平面図、図2は、この半導体基板上の配線部分を示した 平面図、図3は、図1のA-A'線に沿う部分の図2に 示す配線部分も含む断面図である。図は、MOS集積回 路を備えた半導体装置の縦型MOSFETを示してい る。エピタキシャル半導体層11、12が第1の主面に 形成されている半導体基板10に設けられた複数のトレ ンチ14は、その表面に、例えば、約3 µm間隔にマト リクス状に配置されている。N+ シリコン半導体基板1 0 の第1の主面上にドレイン領域に用いられる低不純物 20 濃度のN型の第1の半導体層11がエピタキシャル成長 によって形成されている。そして、この第1の半導体層 11の上にチャネル領域に用いられるP型の第2の半導 体層12が不純物拡散によって形成されている。この実 施例では第2の半導体層12は、第1の半導体層11を 部分的に不純物拡散を行うことによって形成されるが、 第1の半導体層11上に第2のエピタキシャル成長層を 形成することによって、これを第2の半導体層とするこ とができる。

【0013】マトリクス状に配置されたトレンチ14 は、第2の半導体層12の表面から第1の半導体層11 の内部にまで形成されており、その幅は、例えば、約1 μm、その深さは、例えば、約4μmである。ソース領 城13は、第2の半導体層12の表面領域に形成され、 各トレンチ14の周辺に沿って配置されている。ソース 領域13は、このトレンチ14によってほぼ長方形の平 面パターンを有する多数の単位セルに分割されており、 単位セルはマトリクス状に規則正しく配置されている。 第2の半導体層12の表面は、トレンチ14の内部にも 形成されている複合ゲート絶縁膜20で被覆されてい る。ゲート電極Gは、例えば、不純物がドープされたポ リシリコンからなり、一部はトレンチ14内部に埋め込 まれ、一部はトレンチ14の開口部周辺の複合ゲート絶 縁膜20の上に形成されている。複合ゲート絶縁膜20 の最下層の第1の絶縁膜21は、熱酸化により形成され たシリコン酸化膜 (SiOz膜) から構成されている。 この上に第2の絶縁膜22であるシリコン窒化膜(Si N (際) がCVDにより形成されている。

【0014】ゲート電極G上、ソース領域13の露出している表面上及びチャネル形成領域の第2の半導体層1 50

2の露出している表面上を覆う様に、例えば、PSG (リンシリケートガラス)膜などからなる厚さ約600 nmの絶縁膜 (層間絶縁膜) 17が形成されている。こ の絶縁障17のコンタクトホールを介してゲート電極G に電気的に接続されているAlなどからなる金属のゲー ト配線18が形成されている(図2)。 同様に、この絶 縁膜17のコンタクトホールを介してソース領域13に コンタクトしているAlなどの金属のソース電極Sが形 成されている。ゲート配線18やソース電極Sなどの配 線は、層間絶縁膜17の上にパターニングされている。 図2に示すように、この絶縁膜17の上には、A1のゲ ート配線18が形成されており、ゲート配線18は、A 1のゲートパッド23に接続している。ゲート配線18 は半導体基板10上のトレンチ列間の上に配置されてお り、ゲートパッド23の下には、トレンチ14は形成さ れていない。また、ソース電極Sにはソースパッド24 が形成されている。マトリクス状に形成された各トレン チ14は、ソース領域13の中に形成されている(図 1)。複数の、例えば、2つのトレンチを1つのソース 領域に形成する事も可能である。

R

【0015】ソース電極Sはソース領域13とともに第 2の半導体層12表面に共通にコンタクトしている。こ れにより、基板領域・ソース領域相互間が短絡接続さ れ、ドレイン領域・基板領域・ソース領域に寄生するN PNトランジスタによる影響を軽減している。第1の半 導体層11のドレイン領域に電気的に接続されるAlな どの金属のドレイン電極Dは、半導体基板10の裏面、 即ち、第2の主面上に形成されている。ソース電極S及 びドレイン電極Dは、各セルに対して一体的に設けら れ、各セルのゲート電極Gはゲート配線18により共通 に接続されているので、各セルは、並列接続されてい る。前記Nチャネル縦型MOSFETは、ソース電極S を接地し、ドレイン電極D及びゲート電極Gに正の電圧 を印加する。この様な順バイアスの時にゲート電圧を上 げていくと、第2の半導体層12のゲート電極Gに対向 するトレンチ14の側面のチャネル領域がP型からN型 に反転して反転層となり、ソース領域13から反転層直 下の第11の半導体層11に電子が流れる。この縦型M OSFETのゲート絶縁膜20は、トレンチ14内面及 びその周辺の半導体基板表面上に熱酸化膜(SiO 2 膜) 21及び窒化膜 (Si3 N4 膜) 22が積層され た複合絶縁膜により構成されている。

【0016】ゲート絶縁族20は、熱処理されたCVD 絶縁膜22を熱破脱21とから構成されているので、 電気的、機械的特性が安定していると共に、チャージア ップされる電荷の蓄積が従来より少ない。次ぎに、図4 乃至図9を参照して前配実施例の半導体装置の製造方法 を観明する。図4乃至図8は、半導体装置の製造方経 面図、図4は、ゲート絶縁膜の結晶構造を説明する平面 図である。厚さ約150μmのパ・シリコン半導体基盤 10の第1の主面に第1の半導体層であるN型シリコン エピタキシャル層11を成長させる。更に、このエピタ キシャル層11にP型チャネル領域形成層である第2の 半導体層12を形成する。次ぎに、PEP(フォトエッ チングプロセス)工程及びイオン注入を用いて第2の半 導体層12の表面領域にこの半導体層の表面からソース 領域となるN* 不純物拡散領域13を形成する。そし て、ソース領域13の表面から第2の半導体層12を實 通し、第1の半導体層11に達する複数のトレンチ14 を、例えば、RIE (Reactive Ion Etching) 法などに より形成し、これをマトリクス状に配置する(図1参 制、図4)。

【0017】次に、トレンチ14の内壁面を含む第2の 半導体層12表面上に第1の絶縁膜である熱酸化膜21 を形成する (図5)。第2の半導体層12表面は、酸化 性雰囲気中、約1000℃で熱処理されて熱酸化膜21 が形成される。この熱処理温度は、大体900~110 0℃が適当である。次に、この熟酸化膜21の上にCV D法によるシリコンなどの窒化膜 (CVD窒化膜) 22 を堆積させる(図6)。これは第2の絶縁膜22であ る。CVD法は、気相状態での化学反応によって窒化シ リコン膜や酸化シリコン膜などの薄膜を形成する方法で あり、下地の状態にかかわらず均一に堆積されるが、膜 質 (膜の緻密性) の点で熱酸化膜に劣る。即ち、図9 (a) に示すようにCVD窒化膜の結晶粒子間は、ピン ホールなどが存在し、緻密性に欠ける傾向にある。次 に、前記容化障22を酸化性雰囲気中、950℃以上、 1150℃以下、例えば、1000℃で1時間程度酸化 して第3の絶縁膜25である熟酸化膜を形成する(図 7) .

【0018】ここで、従来の縦型MOSFETでは、そ のゲート絶縁膜として第1及び第2の絶縁膜とともに第 3の絶縁膜もその中に含まれて、いわゆるONO膜を構 成していたが、本発明では、第3の絶縁膜25を第2の 絶縁膜22の上に形成してから、この第3の絶縁膜25 をエッチング処理などの方法によって取り除くことに特 徴がある (図8)。第3の絶縁膜25、この実施例で は、シリコンの熱酸化膜を除去するには、この絶縁膜2 5のみがエッチングされるように第2の絶縁膜22であ るCVD窒化膜とのエッチング選択比の高い材料で、例 40 えば、ウエットエッチングする。その材料には、例え ば、5%もしくはそれ以下の弗酸(HF)を用いる。し たがって、この縦型MOSFETのゲート絶縁膜20 は、第1の絶縁膜21と第2の絶縁膜22からなり、こ の実施例では、例えば、約100nmの厚さがある。第 2の絶縁膜22は、この第3の絶縁膜25の形成時の熟 処理により均一にアニールされる。その結果、CVD窒 化膜22は、図9に示すように、ピンホールが存在する 緻密さの欠ける粒子構造であったものが、アニールによ って図9(b)に示すように少なくとも表面は、結晶粒 50

10 子間の粒界が部分的に融着して、ピンホールの少ない緻 密度の高い膜質に改質される。

【0019】次に、リンなどの不純物がドープされたポ リシリコン膜16をトレンチ14が十分に埋まるように り、トレンチ14の周辺にまで堆積させる。このポリシ リコン膜16は、ゲート電極として用いられる。そし て、トレンチ14及びその周辺にゲート電極となるよう にポリシリコン膜16をエッチバックする。次に、第2 の半導体層12の表面にPSG膜などの絶縁膜(層間絶 縁膜) 17をCVD法などで形成する。絶縁膜材料とし ては、PSG膜以外にBPSG膜などの材料を用いても 良い。その後、この層間絶縁膜17の一部にゲート配線 Gやソース電極Sのためのコンタクトホールを開口す る。その後、絶縁膜17の上にA1やA1/Si合金な どを材料とするゲート配線S及びソース電極Sのパター ンを蒸着する。次に、半導体基板10の第2の主面全面 にA1やA1/Si合金などのドレイン電極Dを形成す る。

【0020】次に、前世実施例の半導体装備の他の製造 20 方法について説明する。前の方法では、第20 色緑膜で あるCVD 窒化膜をアニールするのに第30 色緑膜とし てシリコンの熱酸化膜を用いたが、この実施例では、C VD 絶破膜を用いる。このCVD 始線膜を第20 始線膜 に維積する際にその成長進度が大体900℃あるいは9 50℃前後に高い場合なら、この熱で第20 起線膜をア ニールすることができる。CVD 絶縁膜の材料として は、酸化膜を用いるが、窒化膜を用いても良い。CVD 砂種類は、第20 砂砂膜に形成されてから、エッテング 処理などにより除去される。熱酸化膜の除去と同様 30 に、CVD 絶縁膜のみがエッチングされるように第20 絶縁膜は、CVD 逆化膜とのエッチング選択比の高い 材料でエッチングする。

[0021]

【発明の効果】本発明は、ゲート絶縁懐が、熱処理されたCVD総縁膜と熱験化膜の2層から構成されているの
で、電気的、機械的特性が安定していると共に、チャージアップされる電荷の蓄積が従来より少ない。また、前配CVD総縁膜が熱処理されるので、このCVD総縁膜が熱処理されるので、このCVD総縁膜に、均一にアニールされる。

【図面の簡単な説明】

【図1】本発明の実施例の半導体装置に用いる半導体基 板の平面図。

【図2】図1の半導体基板の表面の配線領域を示す平面 図

【図3】図1のA-A'線に沿う部分の断面図。

【図4】実施例の半導体装置の製造工程断面図。

【図5】実施例の半導体装置の製造工程断面図。【図6】実施例の半導体装置の製造工程断面図。

【図7】実施例の半導体装置の製造工程断面図。

11 12

【図8】実施例の半導体装置の製造工程断面図。 キシャル成長層) 【図9】実施例の半導体装置のゲート絶縁膜の内部構造 ソース領域 を説明する平面図。 14 トレンチ ゲート絶縁膜 【図10】従来の半導体装置の断面図。 15, 20 【図11】図10の半導体装置のゲート絶縁膜の製造方 ゲート電極 法を説明する部分平面図。 絶縁膜 (層間絶縁膜) 【図12】図10の半導体装置のゲート絶縁膜の部分平 18 ゲート配線 面図。 2 1 第1の絶縁膜 【符号の説明】 22 第2の絶縁膜 23 ゲートパッド 10 半導体基板 11 第1の半導体層(N型シリコンエピタ 24 ソースパッド 25 第3の絶縁膜 キシャル成長層)

第2の半導体層 (P型シリコンエピタ

12

